|
Compuerta NAND
Salida en estado bajo (0 lógico) de NAND TTL
Q1 funciona en activa inversa (union
B-C 0n, B-E Off). Q2 y Q3 funcionan en saturación. Q4 esta cortado, debido a la
presencia de D1
Vsal = Vce(sat) = 0.2v = Vol
Salida en estado alto (1 lógico) de NAND TTL
 Al menos una entrada está a nivel
bajo.
La unión B-E de Q1 conduce, por lo que la tensión de base de Q1 es de
0.2 + 0.7 = 0.9V, lo que es insuficiente para que Q2, Q3 y el
diodo B-C de Q1
conduzcan.
Por lo tanto Q2 y Q3 quedan cortados. Y la tensión de salida Vs es
aproximada a:
Otras puertas TTL
Por: Liliana Sosa
liliy_sosa@hotmail.com
Enlaces relacionados
- Circuitos Lógicos
- Lógica con diodos
- Compuerta NOT con Lógica Resistor Transistor (RTL)
- Compuertas NOR y NAND con Lógica Resistor Transistor (RTL)
- Compuerta AND
- Compuertas NOR y NAND con Lógica Resistor Transistor
- Compuerta OR
<< Configuración de Salida Triestado
Recomendar este tutorial a un amigo
|
